基于PCB 仿真的高速时钟电路设计研究
2013-03-29 张艳丽 安琪 王砚方 17
1 引言 在目前正进行的北京正负电子对撞机二期升级改造工程(BECPII) 中,北京谱仪(BESIII) 的飞行时间(Time of Flight ,简称:TOF) 读出电子学需要对一种具有25ps 分辨率的数据驱动型时间测量器件- HPTDC(High Performance TDC) 进行性能测试。为此,我们设计了一种具有更高精度的专用高精度信号发生器。由于时钟电路是整个高 .. [查看全文]
PCB Layout爬电距离、电气间隙的确定
2013-03-29 21
爬电距离的确定:首先需要确定绝缘的种类: 基本绝缘:一次电路与保护地 工作绝缘 ① :一次电路内部;二次电路内部 工作绝缘 ② :输入部分(输入继电器之前)内部,二次电路与保护地 加强绝缘:一次电路与二次电路;输入部分与一次电路;充电板输出与内部线路 再查看线路,确定线路之间的电压差 最后,从下表中查出对应的爬电 .. [查看全文]
PCB线路板抄板方法及步骤
2013-03-28 10
第一步,拿到一块PCB,首先在纸上记录好所有元气件的型号,参数,以及位置,尤其是二极管,三机管的方向,IC缺口的方向。最好用数码相机拍两张元气件位置的照片。 第二步,拆掉所有器件,并且将PAD孔里的锡去掉。用酒精将PCB清洗干净,然后放入扫描仪内,扫描仪扫描的时候需要稍调高一些扫描的像素,以便得到较清晰的图像, .. [查看全文]
高速PCB设计指南(三)
2013-03-27 116
第一篇改进电路设计规程提高可测试性随着微型化程度不断提高,元件和布线技术也取得巨大发展,例如BGA外壳封装的高集成度的微型IC,以及导体之间的绝缘间距缩小到0.5mm,这些仅是其中的两个例子。电子元件的布线设计方式,对以后制作流程中的测试能否很好进行,影响越来越大。下面介绍几种重要规则及实用提示。通过遵守一 .. [查看全文]
高速PCB镜像层设计
2013-03-25 张海龙 59
摘要:在高速多层PCB上, 镜像层在噪声控制方面起着重要作用。良好的镜像层设计可以降低杂散电感引起的噪声,有助于控制串扰、反射和电磁干扰。本文结合作者的实际设计重点探讨了局部接地层的应用,并通过一个数模混合电路实例给出了一种镜像层分割法以及一些实践中需要注意的问题。 现在的高速电路系统大多采用多层板, 而且 .. [查看全文]
关于线宽与过孔铺铜的一点经验
2013-03-24 12
我先讲讲一点点布线常识(都是我的辛苦积累下来的呀,不是转发的),后面会讲一下实际中遇到的情况,请各位看客耐心看完。 我们在画PCB时一般都有一个常识,即走大电流的地方用粗线(比如50mil,甚至以上),小电流的信号可以用细线(比如10mil)。对于某些机电控制系统来说,有时候走线里流过的瞬间电流能够达到100A以上, .. [查看全文]
接地小结
2013-03-24 11
其实什麽接地都一样,接地只是一种手段的问题,就看你的接地到底要拿来做什麽,因此不要不加条件得就乱下接地的接法问题,否则将会犯下很多严重的错误。 首先就一般电路设计的眼光来看,接地是没有电位的,接地是稳定的。但实际上是----不可能。电路在实际制作时常因接地不乾净导致误差发生,就一般而言,低频电路常采行单点 .. [查看全文]
高速PCB中的信号回流及跨分割
2013-03-24 张进东 10
下面是我对电源回流的理解,跟大家分享一下^_^(其中介绍的一些处理方法在国内外很多高速PCB电路里都有应用的) 这里简单构造了一个“场景”,结合下图介绍一下地回流和电源回流以及一些跨分割问题。为方便作图,把层间距放大。 IC1为信号输出端,IC2为信号输入端(为简化PCB模型,假定接收端内含下接电阻)第三层为 .. [查看全文]
高质量PCB设计
2013-03-23 6
本文为关于PCB图布线的部分经验总结,文中内容主要适用于高精度模拟系统或低频(<50MHz)数字系统。1.组件布置组件布置合理是设计出优质的PCB图的基本前提。关于组件布置的要求主要有安装、受力、受热、信号、美观六方面的要求。1.1.安装指在具体的应用场合下,为了将电路板顺利安装进机箱、外壳、插槽,不致发生空间 .. [查看全文]
PCB板的翘曲度
2013-03-23 9
首先说的是覆铜的时候是网格好还是全铜好,大的板子,网格铜好,因为全铜在受到外力的时候会保持翘曲情况,网格的就不会保持~会恢复到原来的平整情况,一般工艺边也留铜目的就是要保障板子的翘曲度。 IPC标准翘曲度小于0.75%,即为合格产品! 如何测量,首先将PCB板放于大理石平台 或大于5mm厚的玻璃板上 使用塞规测量角落最大 .. [查看全文]
如何实现高速时钟信号的差分布线?
2013-03-23 8
[提问] 在高速设计中,如何解决信号的完整性问题?差分布线方式是如何实现的?对于只有一个输出端的时钟信号线,如何实现差分布线? [解答] 信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠 .. [查看全文]
PCB中有多个完全相同的电路块时简单设计方法
2013-03-23 8
PCB中有多个完全相同的电路块时,先在sch中将电路块画成层次电路图的形式,更新到pcb中,就会产生多个room块,先将其中一个room的元件摆好位,布好内部连线,再选design->rooms->copy room formats,点击刚才布好的room,再随便点击其他room,就会弹出如下对话框,在这个对话框中可选copy元件及序号的摆放位置、 序 .. [查看全文]

推荐文章
最新文章
热门文章
本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号