在此之前，我曾经过介绍过如何建立最小（small)的nios系统（见文章nios无痛入门）。在这儿，我将要介绍如何建立一个常用的标准（Standard）Nios系统。如果本文能对您有一点点帮助，我都会感到非常高兴。 在本文中，我只挑要点讲一下，关于软件的详细使用指南，请您参考官方提供的help文档。我使用本站设计的ezNiosDK C6B开发 .. [查看全文]

一、计算机硬件环境要求 ： 1、操作系统： Microsoft Windows XP Home Edition SP2 2、基本配置： A、处理器：Intel CPU T2050 1.6GHz B、内存：512MB C、硬盘：60GB(其中软件安装的空问需要3GB) 补充： 上面的配置为笔记本的配置。因此对显卡没有什么特殊的要求。有条件的话，尽可能选择更高的配置。这样软件跑起来会更快。 .. [查看全文]

摘要：探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用．并给出了其在RISC8框架CPU核中的下载实例 引言 在IC(integrated circuit．集成电路)发展到超大规模阶段的今天，基于IP(Intellectual Property，知识产权)核的IC设计及其再利用是保证SoC(system onchip，片上系统)开发效率和质量的重要手段。如果能对IP .. [查看全文]

Verilog-HDL与CPLD/FPGA设计应用讲座 第 4 讲 Verilog-HDL仿真软件的基本操作 4.1 建立新的工程文件 4.2 一个最简单的仿真实例 在本讲以Xilinx WebPACK 4.1 ModelSim XE Starter为例，说明仿真软件的基本操作。 4.1 建立新的工程文件 启动Xilinx WebPACK 4.1 ModelSim XE Starter后，选中【File】菜单中的【New】菜单项， .. [查看全文]

1、 编辑modelsim根目录下的modelsim.ini文件，将; Veriuser = veriuser.sl 更换为Veriuser = novas_fli.dll。 2、 将C:\Novas\Debussy\share\PLI\modelsim_fli54\WINNT下的novas_fli.dll 拷贝至C:\Modeltech_6.1d\win32中 3、 将C:\Novas\Debussy\share\PLI\modelsim_fli54\WINNT下的novas.vhd拷贝至工程所在目录 4、 .. [查看全文]

众所周知，电子仿真软件MultiSIM最初由加拿大的IIT 公司推出，从Multisim2001开始到后来的Multisim7和Multisim8止；Multisim9到目前的Multisim10版本，已改由美国国家仪器公司(NI公司)所推出。Multisim版本每次升级，软件功能都有相应的提高，但它们的操作方法和电子电路虚拟仿真这一块内容几乎没有太大的变化。也就是说 .. [查看全文]

练习二. 简单时序逻辑电路的设计 目的：掌握基本时序逻辑电路的实现。 在Verilog HDL中，相对于组合逻辑电路，时序逻辑电路也有规定的表述方式。在可综合的Verilog HDL模型，我们通常使用always块和 @(posedge clk)或 @(negedge clk)的结构来表述时序逻辑。下面是一个1/2分频器的可综合模型。 // half_clk.v: module half_clk( .. [查看全文]

1．引言 DFT及其快速算法FFT是信号处理领域的核心组成部分。FFT算法多种多样，按数据组合方式不同一般分时域和频域，按数据抽取方式的不同又可分为基2，基4等。各算法的优缺点视不同的制约因素而不同。FFT的实现方法也多种多样，可以用软件实现，也可以用硬件实现，用软件在PC机或工作站上实现则计算速度很慢。一般多结合 .. [查看全文]

下面这个是以输入信号作为状态机的转移条件，写得比较冗余： // // Verilog Module demo1_lib.bus_arbitor.arch_name // // Created: //by - Newhand //in - Shanghai ZhangJiang //at - 20:39:41 2003-12-03 // using Mentor Graphics HDL Designer(TM) // ///////////////////////////////////////////////////////// .. [查看全文]

随着大规模集成电路技术的进步和制造工艺水平的提高，嵌入式系统的开发变得日益复杂。传统的嵌入式系统设计方法已经不能适应当前嵌入式系统设计的需要。单个芯片容量的增大、功能的增加、体积的减小使得设计变得更加便利，同时也为嵌入式系统设计开发开辟了新的天地即片上系统(System on Chip，SoC)技术。 1 嵌入式系统的开 .. [查看全文]

SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发，它主要定位在芯片的 .. [查看全文]

MATLAB 具有强大的分析、计算和可视化功能，利用MATLAB 提供的数十个专业工具箱，可以方便、灵活地实现对自动控制、信号处理、通信系统等的算法分析和仿真，是算法设计人员和工程技术人员必不可少的软件工具。 数字信号处理器(DSP)作为一种可编程专用芯片，是数字信号处理理论实用化过程的重要技术工具，在语音处理、图像 .. [查看全文]