近段时间比较忙，尝试着将工作中碰到的问题记录下来，也许它在某一天它会变成一笔财富了？不管怎么说，尝试记录工作的点滴都是一个不错的点子，呵呵。夸奖一下我自己！ 在用modelsim 6.0 se作仿真的时候碰到一个错误，在xilinx的数据库里面发现原因如下： Problem Description: Keywords: ModelSim, MXE, MTI, error, VSIM .. [查看全文]

当设计者试图从算法中获得最佳性能但软件方法已无计可施时，可以尝试通过硬件/软件重新划分来进行加速。FPGA易于实现软件模块和硬件模块的相互交换，且不必改变处理器或进行板级变动。本文阐述如何用FPGA来实现算法的硬件加速。 如果想从代码中获得最佳性能，方法包括优化算法、使用查找表而不是算法、将一切都转换为本地 .. [查看全文]

Modelsim是目前最流行的应用最广泛的FPGA仿真器，是Mentor Graphics的子公司Model Technology开发的。因为Modelsim好学易用，调试方便，仿真速度快，功能强大，所以很多芯片厂商的开发系统都OEM Mentor Graphics公司的Modelsim仿真器，包括Xilinx，Altera，Lattice和Actel等。Modelsim是一个单内核仿真器，同一个内 .. [查看全文]

随着数字时代的到来，数字技术的应用已经渗透到了人类生活的各个方面。数字系统的发展在很大程度上得益于器件和集成技术的发展，著名的摩尔定律（Ｍｏｏｒｅ'ｓ Ｌａｗ）的预言也在集成电路的发展过程中被印证了，数字系统的设计理念和设计方法在这过程中发生了深刻的变化。从电子ＣＡＤ、电子ＣＡＥ到电子设计自动化（ＥＤＡ .. [查看全文]

内容未做证实，仅供参考。 1.hello.c文件内容 #include #include "veriuser.h" static PLI_INT32 hello() { printf("Hi there\n"); return 0; } s_tfcell veriusertfs[] = { {usertask, 0, 0, 0, hello, 0, "$hello"}, {0} /* last entry must be 0 */ }; 2.hello.v文件内容 module hello; initial begin $hello .. [查看全文]

摘 要：集成电路设计越来越向系统级的方向发展,并且越来越强调模块化的设计。SPI(Serial Peripheral Bus)总线是Motorola公司提出的一个同步串行外设接口,容许CPU 与各种外围接口器件以串行方式进行通信、交换信息。本文简述了SPI总线的特点,介绍了其4条信号线,SPI串行总线接口的典型应用。重点描述了SPI串行总线接口在一款 .. [查看全文]

液晶显示器(LCD)由于具有工作电压低、功耗低、体积小、显示信息量大、寿命长、不产生电磁辐射污染、可以显示复杂的文字及图形等优点，液晶显示器已被广泛应用于各种仪器仪表、电子设备及控制领域中，成为测量结果显示和人机对话的重要工具。液晶显示器按其功能可分为笔段式和点矩阵式液晶显示器，后者又可以分为字符点阵式 .. [查看全文]

问：我在ISE4.1中，用fpga express verilog编译的某些文件，用modelsimxe只能前仿，不能后仿，不知5.1i是否有改进? 答： 4.1i支持用Modelsim XE实现行为级仿真和时间仿真，5.1I也同样。请用热线（china_support xilinx.com）打开一个例子并在4.1i/Modelsim XE运行时间仿真以解决你的问题。 问：和5.1结合比较好的验证工具 .. [查看全文]

第8章 参数测绘仪（Parametric Plotter）工具的使用 参数测绘仪工具不但可以进行多种复杂参数功能的扫描，还可以在Plot/Probe中通过表格与绘图形式更美观和有效的分析扫描结果。用户可以在创建和参数测绘仿真电路时，运用参数测绘仪来进行设计和相关参数模型的分析（任何结合部分）。也可以说参数测绘仪工具是标准PSPICE参 .. [查看全文]

在我们团队负责的项目光栅传感器系统高频并行解调算法的FPGA实现中，需要直接频率合成模块，因此我们想在FPGA上实现一个DDS芯片的功能，最近在BASYS板上调通了DDS模块，在功能仿真过程中我们发现在ISE环境下编写VHDL时对信号赋初值对仿真是十分必要的。 由于参数的要求模块中用到了一个三分频电路。程序如下： library .. [查看全文]

当前，越来越多的通信系统工作在很宽的频带上，对于保密和抗干扰有很高要求的某些无线通信更是如此，随着信号处理器件的处理速度越来越快，数据采样的速率也变得越来越高，在某些电子信息领域，要求处理的频带要尽可能的宽、动态范围要尽可能的大，以便得到更宽的频率搜索范围，获取更多的信息量。因此，通信系统对信号处理 .. [查看全文]

--文件名：ADC0809.vhd --功能：基于VHDL语言，实现对ADC0809简单控制 --说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。 --最后修改日期：2004.3.20 library ieee; use ieee.std_logic_1164.all; use ieee.std .. [查看全文]