1 状态机的基本结构和功能 状态机是一类很重要的时序电路，是许多数字电路的核心部件。状态机的一般形式如图1所示。除了输入信号、输出信号外，状态机还包括一组寄存器，它用于记忆状态机的内部状态。状态机寄存器的下一个状态及输出，不仅同输入信号有关，而且还于寄存器当前状态有关。寄存器可以认为是组合逻辑和寄存器逻辑 .. [查看全文]

在此之前，我曾经过介绍过如何建立最小（small)的nios系统（见文章nios无痛入门）。在这儿，我将要介绍如何建立一个常用的标准（Standard）Nios系统。如果本文能对您有一点点帮助，我都会感到非常高兴。 在本文中，我只挑要点讲一下，关于软件的详细使用指南，请您参考官方提供的help文档。我使用本站设计的ezNiosDK C6B开发 .. [查看全文]

IIR数字滤波器在很多领域中都有着广阔的应用。与FIR数字滤波器相比，IIR数字滤波器可以用较低的阶数获得较高的选择性，而且所用存储单元少。经济效率高。一个N阶IIR数字滤波器的系统函数为： 其线性常系数差分方程为： 用FPGA实现滤波的基本思想就是基于式(2)来实现的。如果知道了系统的输入序列(滤波器的输入)，那么，只要 .. [查看全文]

摘要：直接数字频率合成器DDS具有极高的分辨率、频率转换速度快、相位噪声低等优点。以ALTERA公司的CPU软核Nios为基础，利用Quartus II软件和Sopc Builder，采用两级DDS和动态分频法，提高了信号源的精度。采用双口ROM可以很方便的同时输出两路具有一定相位差的信号，而且频率幅度可调。另外着重介绍了怎样用Matlab产 .. [查看全文]

1. 把FPGA 基本单元（如LUT+FF，ESB/BRAM）和实现相同功能的标准门阵列比较，门阵列中包含的门数即为该FPGA 基本单元的等效门数，然后乘以基本单元的数目就可以得到FPGA 门数估计值； 2. 分别用FPGA 和标准门阵列实现相同的功能，从中统计出FPGA 的等效门数，这种方法比较多的依赖于经验数据。 对于第一种方法，FPGA .. [查看全文]

我们在调试完Nios II系统后，接下来的工作就是要把程序固化到NOR Flash（以下简称Flash）中，让其上电后自动运行。但是这又该如何做呢？我想大家一定会想到使用Nios的Flash Programmer。没错，就是用它。不过，Flash Programmer也不是随便拿来就能用的，如果设置不正确，照样无法使用。闲话少说，follow me。 说明：设置 .. [查看全文]

下面是转的一个源码，俺没有细看，有兴趣的看看，讲讲如何 // author: Dandy Nee // mail:dandynee@yeah.net // module: HW KeyScan Module // version:0.1 // ************************** // all functions are provided as if okay // run at your own risk // ************************** // // problem:there is one keyva .. [查看全文]

第6章 蒙特卡洛（Monte Carlo）工具的使用 PSpice一直重视所设计的电路，要能适合于批量生产的需要。现在PSpice10.3单独设立Monte Carlo工具，使这一项工作得到加强。本章先简介容差分析的基本概念，其后重点介绍Monte Carlo工具的使用方法。 6.1容差分析 前几章所述电路分析法时，已经提过只将元件视作理想元件按标称值进 .. [查看全文]

Altera公司推出的Nios软核CPU是一种可配置的通用精简指令集计算RISC(Reduced Instruction Set Computing)嵌入式处理器。它可以与各种外设相结合，构成一个定制的可编程片上系统SOPC(System on Programable Chip)。嵌入式实时操作系统uC/OS-II是一个非常优秀的实时操作系统RTOS(Real Time Operating System)，其性能 .. [查看全文]

摘要：555定时器作为应用广泛的一种数字一模拟混合集成电路，其原理分析比较复杂。作者在文中应用PSPICE对555定时器构成的施密特触发器、单稳态触发器和多谐振荡器的工作特性进行了仿真分析和研究，针对PSPICE 中555定时器构成的多谐振荡器不起振的问题提出了模拟振荡电路的有效起振方法，对电子电路的分析与设计具有一定 .. [查看全文]

SDRAM接口的VHDL设计 RAM（随机存取存储器?犑且恢衷诘缱酉低持杏τ霉惴旱钠骷?，通常用于数据和程序的缓存。随着半导体工业的发展，RAM获得了飞速的发展，从RAM、DRAM(Dynamic RAM，即动态RAM)发展到SDRAM(Synchronous Dynamic RAM，即同步动态RAM)，RAM的容量越来越大、速度越来越高，可以说存储器的容 .. [查看全文]

构成并行乘法器的三个部分：部分积，华莱氏树，加法器。源程序也比较大，我也就挑这三个部分中的一些贴出来，我想这样也就足够了。如果各位网友，也想写的话，并且有困难的话，我将在能力范围之内提供帮助。这个乘法器我采用了5级流水线，10k20lab占用70%（其实还可以更少），速度46M（EP1C3可以跑到150M）。部分积：a .. [查看全文]