1 引言 扬声器系统的分频器分为前级分频和功率分频2类。前级分频是前级电路中由电子元件产生的分频，再由各自的功放分别驱动高﹑中﹑低音扬声器系统，如图（1a）所示，属于小信号有源分频。而功率分频则是由电感、电容、电阻元件构成的位于功放与扬声器之间的无源分频电路，如图（1b）所示。 采用功率分频的扬声器系统结构简 .. [查看全文]

无论是目前还是今后．双声道立体声仍将是家庭高保真放音的主要方式并将一直广泛地为发烧友所采用，它不会因SACD和DVD-Audio高质量多声道系统的出现而消亡。这是因为双声道系统简单，调整和使用方便，系统成本低而音质相当高。 当然．这并不意味着双声道系统的音质没有提高的余地和必要。采用SACD和DVD-Audio是声源方面提 .. [查看全文]

1.设计目标 随着音源和功率放大器水平的提高，如何得到更好的低频响应成为高保真音箱设计的重要任务。低频下潜深、全频带频响均衡与优美的音色是我们的追求目标。通常只有大口径扬声器与大型箱体才能提供更好的低频响应。但对于家用或不是很大的听音空间，由于大体积音箱不易摆放，现在经常采取的一种方式为一只内置扬声器的 .. [查看全文]

AD783要求一个宽度为150 ns至250 ns的窄正采样脉冲。为使显示的波形保持稳定，无来回跳动，采样脉冲必须非常稳定，抖动很低。这一要求往往将可能的时钟选择限定于晶体振荡器。另一个要求是采样速率可以在略低于100 kHz到大约500 kHz的范围内进行调整或调谐。为使下采样信号落在声卡的20 Hz到20 kHz音频带宽内，采样频率 .. [查看全文]

这种分频需要对输入时钟进行操作。基本的设计思想：对于进行n+0.5分频，首先进行模n的计数，在计数到n-1时，输出时钟赋为‘1’，回到计数0时，又赋为0，因此，可以知道，当计数值为n-1时，输出时钟才为1，因此，只要保持计数值n-1 为半个输入时钟周期，即实现了n+0.5分频时钟，因此保持n-1为半个时钟周期即是 .. [查看全文]

想出了一个半整数分频的VHDL语言描述 其实很多问题只要你耐心，也是比较容易的 写出来与大家共享，共同讨论，半整数分频当然还有其他的方法 我认为这种看起来蛮简单的 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity abc is port(clk:in std_logic; dout:out std_logic); end abc; architecture x .. [查看全文]

在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。 下面我们介绍分频器的VHDL描述，在源代码中完成对时钟信号CLK的2分频，4分频，8分频，16分频。 LIBRARYIEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IE .. [查看全文]

奇数次分频器 module count(out,clk,clr); parameter N=5; output out; input clk,clr; reg out1,out2; reg [N/2:0] count1,count2; always @(posedge clk or posedge clr ) if(clr) begin count1=0; out1=0; end elsebegin count1 = count1 + 1; if( count1 == ((N+1)/2)) out1 =!out1; else if (count1==N) begin out1=~out1; coun .. [查看全文]

N奇数分频，要使占空比为50%，以如下思路实现： A、以原时钟周期的N倍作为一个处理周期；（用计数器计数的作用） B、生成占空比为N2　：　N2＋1（除法取整）的波形；（以计数器值采样） C、将B生成的波形相移原时钟的半个周期；（用负沿打的作用） D、若高电平占N2宽，输出将B和C的波形相或；若高电平占N2＋1宽，输出将B和 .. [查看全文]