摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]

想要调用PSpice–AA进行电路优化设计，一般是先进行灵敏度（Sensitivity）分析：以便确定电路中对电路特性影响最大的关键元件参数进行优化。OrCAD9.2以前版本的灵敏度分析，由于有大量数据输出问题没有解决，故只局限于作直流灵敏度分析，置于直流工作点分析内。 直流灵敏度分析：虽然电路特性完全取决于电路中的元器 .. [查看全文]

OrCAD10.3是OrCAD a Cadence product family 公司于2004年11月推出的电子设计自动化（EDA）软件系统。其中包括三个主要部分： 锁定元件信息系统的原理图输入器（Capture CIS）； 模拟和混合信号仿真（PSpice A/D）和其高级分析（PSpice –AA）； 印刷电路板设计（Layout Plus）形成Gerber文件可与Protel等PCB软 .. [查看全文]

建议读一读《嵌入式系统Boot Loader技术内幕》(詹荣开著)。什么是Bootloader就不再这里废话了，看看上面的文章就明了了。 Bootloader有很多种，如本文将要阅读的vivi，除此之外还有uboot，redboot，lilo等等。Vivi 是韩国mizi公司专门为三星s3c2410芯片设计的Bootloader。 先来看看vivi的源码树： vivi-+-arch-+-s3c2410 |-D .. [查看全文]

ADI 四象限乘法DAC型号后缀引脚封装位数电源电压(V)电源电流(mA)输出信号（电压/电流）线性(LSBs)外部基准接口方式缓冲器说 明零售价(元)8 位DACAD5300BRM8μSOIC8+2.7～5.50.150～+VDD(V)1+VDDSPI1真正的单电源,Rail to Rail输出26.00AD7523JN16DIP8+51I1/2±VREFP8-CMOS,8位乘法DAC28.00AD7524JN1 .. [查看全文]

对于移植 linux 到其它开发板的人来说，编写 boot loader 是一个不可避免的过程。对于学习 linux的人来讲，编写 bootloader 也是一个很有挑战性的工作。本文通过对 linux引导协议进行分析，详细阐述了如何编写一个可以在i386 机器上引导 2.4.20内核的基本的bootloader。 1.概述 linux运行在保护模式下，但是当机器启动复位的时候却 .. [查看全文]

第9章 仿真的故障排除 在运行高级分析工具的过程中，由于操作失误、参数设置不合理等方面的原因，常常出现错误信息或者系统仿真不能运行等情况，用户往往得不到理想的分析结果，面对这些存在的难题，不能坐着发闷，要积极的解决问题。本章主要介绍运用故障排除分析工具解决存在问题的使用方法及高级分析中一般性故障的解决方 .. [查看全文]

摘要：本文通过对源同步时序公式的推导，结合对SPECCTRAQuest时序仿真方法的分析，推导出了使用SPECCTRAQuest进行时序仿真时的计算公式，并对公式的使用进行了说明。 一、前言 通常我们在时序仿真中，首先通过时序计算公式得到数据信号与时钟信号的理论关系，在cadence仿真中，我们也获得了一系列的仿真结果，怎样把仿真 .. [查看全文]

许多数据采集系统都要求高精度和快速采集数据，以便允许该系统能够检测小信号并且能将更多的传感器通道聚集在同一系统。传感器通道越多，系统的外形就能够越小，成本和功耗也越低。远程光通信和医用设备（例如，CT扫描仪）即得益于快速和高精度的数据采集系统。在光功率系统（例如，激光泵）中，需要不断监视其功率水平。在 .. [查看全文]

实验任务 从ADC0804的通道IN+输入0－5V之间的模拟量，通过ADC0804转换成数字量在数码管上以十进制形成显示出来。 实验原理 ADC0804是8位全MOS 中速A/D转换器、它是逐次逼近式A/D转换器，片内有三态数据输出锁存器，可以和单片机直接接口。单通道输入，转换时间大约为100us。ADC0804转换时序是：当CS＝0许可进行A/D .. [查看全文]

多数现行微处理器、DSP、现场可编程门阵列都集成了硬件和软件资源，它们支持两种常见接口标准——SPI（串行外设接口）和I2C /SMBus——中的一种或两种。两种双线接口标准都有几个关键缺点。例如，I2C 在标准模式、快速模式、高速模式中的吞吐速率分别是 100kbps、400kbps或3.4Mbps，因此限制 .. [查看全文]

3.0 就绪表（Ready List） 每个任务被赋予不同的优先级等级，从0级到最低优先级OS_LOWEST_PR1O，包括0和OS_LOWEST_PR1O在内（见文件OS_CFG.H）。当uCOS II初始化的时候，最低优先级OS_LOWEST_PR1O总是被赋给空闲任务idle task。注意，最多任务数目OS_MAX_TASKS和最低优先级数是没有关系的。用户应用程序可以 .. [查看全文]