allegro使二条时钟线等长
2013-02-02 无名小卒 14
为了使二个SDRAM的时钟线等长,我查阅了很多资料,设置等长的方法有很多,在这里我们只为了二条时钟线等长来学习如何通过设置约束规则然后通过延时处理达到等长的目的。 首先是我们先要为想要等长的线找一个精确的数据,为此,我先布设了最长的那条时钟线 然后,通过display-->element查看他的长度,可以看到: Net path le .. [查看全文]
Allegro对s3c2410的BGA封装布线
2013-01-24 无名小卒 7
由于s3c2410或者2440是采用的BGA封装,看了网上专门有BGA封装的电子资料,是介绍规则的,但是我感觉做起来非常麻烦,所以就觉得是否可以采用最直接的办法使用allegro的扇出功能呢?首先是设置通孔,这个在约束条件管理器中设置 点击物理规则(physical rule set)设置中的Set values 一定注意这个地方的设置如果你想采用的过 .. [查看全文]
Allegro设计PCB经验
2013-01-23 9
1、 做元器件封装时,没有电气连接的焊盘,定义pin number 应该为多少? 答:放焊盘时,应该选择 Mechanical 如图: 2、 在allegro中,如何加泪滴? 答:要先打开所有的走线层,执行命令route->gloss->parameters..,出现对话框,点选pad and T connection fillet,再点其左边的方格,点选circular pads,pins,vias,T connections./ .. [查看全文]
Allegro中如何进行设计重用
2013-01-21 7
在现代设计中,设计的系统复杂度越来越高,速度也越来越高,产品的升级也越来越快,这样在每次的设计中从零开始的话,势必会增加劳动成本和时间。Allegro 就提供了多人合作的功能和设计复用的能力。 多人合作PCB 的步骤 进行合理的整体布局 根据设计人员的情况进行分工,没人负责一个局部的PCB设计 每个人在复制的PCB布局上 .. [查看全文]
allegro加载skill函数到菜单
2013-01-12 Sutong 13
学习了一段时间allegro,你是不是也对SKILL函数有了一定的认识,也收集了不少skill函数吧,但是不是又对函数的应用感到麻烦和被动。现在就说一下怎样把函数加载到应用菜单,利用鼠标点击轻松执行。因为好多人不知道怎么使用,我也是摸索出来的,供大家参考,独乐乐,与人乐乐,孰乐?! 1、 设定环境变量 : 首先建立SKILL和SU .. [查看全文]
Allegro约束管理器(Back-End)
2013-01-07 12
一、 约束管理器(BACK-END) 在HDL的相应课程中约束是表格代替PCB中的Constraints设置让人容易理解,这里用SigXplorer图形化可以更深刻的理解约束的定义和为什么。 (一)、规划网络(根据Cadence教程) 1、简单规划: 选取要操作的网络显示:Display/Blank Rats/All隐藏所有的网络,打开约束管理器,Display/Show Rats/Net切 .. [查看全文]
Allegro 中如何输入原理图的网表(Netlist)文件?
2013-01-05 14
Allegro 中执行File→Import→Logic…命令,得到输入逻辑(Import Logic)对话框。 在输入逻辑(Import Logic)对话框的Cadence 表格中选择相应的原理图输入类型(Import logic type)。例如,HDL-Concept、Capture (包括Capture CIS)或SCALD。 当你选择输入逻辑类型(Import logic type)为HDL-Concept 时, .. [查看全文]
如何在Allegro环境下运行SKILL
2012-12-23 17
1、如何在PCB Editor 环境下启动SKILL 命令行解释器界面? 直接输入settelskill,然后你就会看到一个新的界面,这个界面就是用来运行SKILL 函数和命令的解释器。 当然,如果你不觉得界面太小,可以直接在命令行中输入skill ,然后运行SKILL函数和命令,也可以正常执行,退出可以直接输入exit。 2、如何执行写在文件中的SKILL 函 .. [查看全文]
Allegro使用简介
2012-12-23 姚澜 72
一.零件建立 在Allegro 中, Symbol 有五种, 它们分别是Package Symbol 、Mechanical Symbol、Format Symbol、Shape Symbol、Flash Symbol。每种Symbol 均有一个Symbol Drawing File(符号绘图文件), 后缀名均为*.dra。此绘图文件只供编辑用, 不能给Allegro 数据库调用。Allegro 能调用的Symbol 如下: Package Symbol 一般元 .. [查看全文]
ALLEGRO 约束规则设置步骤
2012-12-19 tzyhust@163.com 35
本文是我对约束规则设置方面的一些理解,希望对新手能有所帮助。由于本人水平有限,错误之处难免,希望大家不吝赐教! 在进行高速布线时,一般都需要进行线长匹配,这时我们就需要设置好 constraint 规则,并将这些规则分配到各类 net group 上。下面以 ddr为例,具体说明这些约束设置的具体步骤。 1. 布线要求 DDR 时钟:线宽 .. [查看全文]
使用Allegro SI分析串扰
2012-12-05 42
1 概要 高速电路板在进行信号完整性分析的时候,和反射一起的串扰噪声的影响也必须考虑。 本文将介绍串扰噪声的理论基础及如何使用Allegro PCB SI对串扰进行分析: 2 所谓串扰噪声 ※ Aggressor・・・入侵网络 ※ Victim・・・受害网络 众所周知,信号传输线路周围有电磁场发生。当 .. [查看全文]
Allegro铺铜的学习
2012-12-05 无名小卒 140
说到电源,真是头疼,设计2410板子的PCB之初不知道电源应该怎么设,所有也就放下了,后来在看书的过程中也接触到了铺铜,但是没有细看,结果是用时才知道很重要,为了加深理解,需要写下这篇学习的过程。 首先要理解什么是正片和负片 ,结合网上的资料来理解一下: 正片实际就是能在底片上能看到的就是存在的 负片实际上就是在 .. [查看全文]

本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号