Xilinx DCM的使用
2013-04-06 6
目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构 .. [查看全文]
Xilinx ISE使用入门
2012-12-11 36
1、ISE的安装 现以ISE 5.2i为例介绍Xilinx ISE Series的安装过程。 1)系统配置要求 ISE 5.2i推荐的系统配置与设计时选用的芯片有关。因为在综合与实现过程中运算量非常大,所以对系统配置要求很高。为了提高综合、仿真、实现过程的速度,对于计算机的CPU的主频、主板和硬盘的工作速度,尤其是内存大小配置都有非常高的要求。在 .. [查看全文]
XILINX ROM 使用教程
2012-11-09 潘徐君 9
FPGA内部有BLOCK RAM和分布式RAM,这些资源都可以作为ROM(ROM只是有初始值的RAM,而且该初始值不能改变)。有些低端的FPGA可能没有BLOCK RAM。本文主要介绍ROM的使用方法,RAM的使用方法类同。 打开XILINX的ISE,NEW SOURCE中选择IP,写好NAME,点击下一步。 在下图中选择你要的IP核。 第一个是使用分布式R .. [查看全文]
VHDL上机手册(基于Xilinx ISE & ModelSim)
2012-10-27 19
1ISE 软件的运行及ModelSim 的配置 2创建一个新工程 3创建一个VHDL源文件框架 4利用计数器模板向导生成设计 *5仿真 6创建Testbench波形源文件 7设置输入仿真波形 *8调用ModelSim 进行仿真简介 9调用ModelSim 进行行为仿真(Simulate Behavioral Model) 10转换后仿真(Simulate Pose-Translate VHDL Model) 11调用ModelSim .. [查看全文]
对FPGA进行系统设计的Xilinx软件使用方法
2012-10-09 RickySu 7
Situation: 在对FPGA设计进行最初步的系统规划的时候,需要进行模块划分,模块接口定义等工作。通常,我们只能在纸上进行设计。虽然在纸上我们可以很随意地书写,而用纸画的不方便就在于,如果对某一个模块进行较大改动,那么常常因为留出的空余纸张不够,而导致拿一张新的白纸重新画一遍。 Question: 我们能不能使用软件进行 .. [查看全文]
Xilinx网站资源导读
2012-06-02 RickySu 7
---------------------BEGIN--------------------- 俗话说“授之鱼不如授之以渔”,看到这边有人要资料有人送资料的,其实论坛不更应该是一个交流的空间么?那就让找资料更有效率一点,让大家花更多时间来交流吧。 言归正传,写这篇文章主要想介绍Xilinx各种资料的找法、分类方法和什么问题该看哪些资料。限于经 .. [查看全文]
使用compxlib命令编译Xilinx的ModelSim仿真库
2012-06-02 16
ModelSim是Mentor Graphics出品的一款VHDL、Verilog、SystemC、SystemVerilog以及混合语言设计的仿真和验证工具。在ModelSim中,所有的设计(包括用户设计以及EDA工具预先提供的设计)必须编译成一个或多个仿真库。ModelSim的仿真库实际是一个目录,它可以看作是存储经过编译的设计单元的“仓库”。Mod .. [查看全文]
ModelSim se完全编译Xilinx库文件
2012-06-02 14
什么是之前的老办法呢? Modlesim 仿真库的建立: 将Modelsim根目录下的modelsim.ini的属性由只读改为可写。 新建一个文件夹,比如library(为叙述方便,把它放在modelsim的根目录下)。D:/modelsim/library. 启动Modelsim,选择[File]/[chang Directory],选择D:/modelsim/library. 选择[File]/[New]/[library]命令,弹出[C .. [查看全文]
如何搭建Xilinx FPGA开发环境
2012-06-02 风子心 5
一、计算机硬件环境要求 : 1、操作系统: Microsoft Windows XP Home Edition SP2 2、基本配置: A、处理器:Intel CPU T2050 1.6GHz B、内存:512MB C、硬盘:60GB(其中软件安装的空问需要3GB) 补充: 上面的配置为笔记本的配置。因此对显卡没有什么特殊的要求。有条件的话,尽可能选择更高的配置。这样软件跑起来会更快。 .. [查看全文]
Xilinx公司FPGA设计技术问答
2012-06-02 6
问:我在ISE4.1中,用fpga express verilog编译的某些文件,用modelsimxe只能前仿,不能后仿,不知5.1i是否有改进? 答: 4.1i支持用Modelsim XE实现行为级仿真和时间仿真,5.1I也同样。请用热线(china_support xilinx.com)打开一个例子并在4.1i/Modelsim XE运行时间仿真以解决你的问题。 问:和5.1结合比较好的验证工具 .. [查看全文]
Xilinx FPGA开发环境的配置
2012-06-02 风子心 15
一、配置Modelsim ISE的Xilinx的仿真库 1、编译仿真库: A、先将Modelsim安装目录C=Modeltech_6.2b下面的modelsim.ini改成存档格式(取消只读模式); B、在DOS环境中,进入Xilinx的根目录,然后依次进入bin,nt目录; C、运行compxlib -s mti_se -f all -l all -o C:Modeltech_6.2bxilinx_libs。 注意:需要根据你安装的modelsim目录 .. [查看全文]

本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号