目前生产AD/DA的主要厂家有ADI、TI、BB、PHILIP、MOTOROLA等，武汉力源公司拥有多年从事电子产品的经验和雄厚的技术力量支持，已取得排名世界前列的模拟IC生产厂家ADI、TI公司代理权，经营全系列适用各种领域/场合的AD/DA器件。 1. AD公司AD/DA器件 AD公司生产的各种模数转换器(ADC)和数模转换器(DAC)(统称数据转 .. [查看全文]

鉴于很多朋友反应，无法将OrCAD 中元件的Value导入到 PADS 中，所以下面我将做一下简单的介绍 （我使用的 OrCAD 10.5 版本，PADS是2005） 为每个元件指定PCB 封装，更详细说明 请参考 用Orcad做原理图，用PADS layout 特别要注意的是；添加 ,{Value} 注意 这里的逗号一定要是英文输入法下的逗号，Value这个字段要用大括号 .. [查看全文]

第一章 在Allegro 中准备好进行SI 仿真的PCB 板图 1）在Cadence 中进行SI 分析可以通过几种方式得到结果： Allegro 的PCB 画板界面，通过处理可以直接得到结果，或者直接以*.brd 存盘。 使用SpecctreQuest 打开*.brd，进行必要设置，通过处理直接得到结果。这实际与上述方式类似，只不过是两个独立的模块，真正的仿真软件是下面 .. [查看全文]

下面是转的一个源码，俺没有细看，有兴趣的看看，讲讲如何 // author: Dandy Nee // mail:dandynee@yeah.net // module: HW KeyScan Module // version:0.1 // ************************** // all functions are provided as if okay // run at your own risk // ************************** // // problem:there is one keyva .. [查看全文]

（主要是针对POWERLOGIC） 由于本人最近要用POWERLOGIC画原理图，发现PADS2005中的POWERLOGIC存在不少的问题！ 二、 两个版本都延续了线终端的功能这个方面已经和ORCAD相同，这样可以简化图纸，不用一一去相连起来，只要在一张图相同的网络就可自动的连接，大大的减少了工作量！ 三、 下面的就是最大的缺点（个人认 .. [查看全文]

建议读一读《嵌入式系统Boot Loader技术内幕》(詹荣开著)。什么是Bootloader就不再这里废话了，看看上面的文章就明了了。 Bootloader有很多种，如本文将要阅读的vivi，除此之外还有uboot，redboot，lilo等等。Vivi 是韩国mizi公司专门为三星s3c2410芯片设计的Bootloader。 先来看看vivi的源码树： vivi-+-arch-+-s3c2410 |-D .. [查看全文]

网上关于Linux的bootloader文章不少了,但是大都是vivi,blob等比较庞大的程序,读起来不太方便,编译出的文件也比较大,而且更多的是面向开发用的引导代码,做成产品时还要裁减,这一定程度影响了开发速度,对初学者学习开销也比较大,在此分析一种简单的bootloader,是在三星公司提供的S3C2410 bootloader上稍微修改后的结果,编译 .. [查看全文]

一般来说Altera公司Cyclone或者CycloneII系列FPGA相应的配置器件会选择EPCS系列串行FLASH。一般使用AS模式下载EPCS系列器件。但有时候可能遇到AS模式不能成功下载的案例，原理图以及PCB板都是按照推荐电路设计，这时候我们可以通过Flash Loader检验EPCS器件是否良好。即通过JTAG方式下载EPCS系列器件。如果这种方 .. [查看全文]

第9章 仿真的故障排除 在运行高级分析工具的过程中，由于操作失误、参数设置不合理等方面的原因，常常出现错误信息或者系统仿真不能运行等情况，用户往往得不到理想的分析结果，面对这些存在的难题，不能坐着发闷，要积极的解决问题。本章主要介绍运用故障排除分析工具解决存在问题的使用方法及高级分析中一般性故障的解决方 .. [查看全文]

Cadence公司是一家eda软件公司。成立于1988年。其主要产品线从上层的系统级设计到逻辑综合到低层的布局布线，还包括封装、电路版pcb设计等等多个方向。下面主要介绍其产品线的范围。 1、板级电路设计系统 。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计 .. [查看全文]

3.0 就绪表（Ready List） 每个任务被赋予不同的优先级等级，从0级到最低优先级OS_LOWEST_PR1O，包括0和OS_LOWEST_PR1O在内（见文件OS_CFG.H）。当uCOS II初始化的时候，最低优先级OS_LOWEST_PR1O总是被赋给空闲任务idle task。注意，最多任务数目OS_MAX_TASKS和最低优先级数是没有关系的。用户应用程序可以 .. [查看全文]

摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]