摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]

想要调用PSpice–AA进行电路优化设计，一般是先进行灵敏度（Sensitivity）分析：以便确定电路中对电路特性影响最大的关键元件参数进行优化。OrCAD9.2以前版本的灵敏度分析，由于有大量数据输出问题没有解决，故只局限于作直流灵敏度分析，置于直流工作点分析内。 直流灵敏度分析：虽然电路特性完全取决于电路中的元器 .. [查看全文]

大型工程软件如Ansys、Fluent、Unigraph、ProE等安装需要经过注册程序Flexlm才可以使用，而Flexlm中涉及到很多知识、技巧，也存在许多问题。本篇文章就是针对上述软件安装中的常见问题作一些探讨与解决。Flexlm 介绍—常见EDA软件的license管理一、什么是 Flexlm? Flexlm 是由Globetrotter 公司发明的软件加密方法Flexible .. [查看全文]

最近在调优龙ST2410的板子，总体来说，优龙的板子做的不错，技术支持也还可以～ 不过呢，优龙提供的WinCE BSP也只是在三星的公版BSP上少量修改而成的，虽然三星S3C2410能够提供3个UART支持，也就是说每个UART控制器都可以工作在Interrupt（中断）模式或DMA（直接内存访问）模式，但是三星提供的公版BSP上只添加了 .. [查看全文]

AXD Multi-ICE进行裸机程序调试的功效相信已经为大家所接受。uClinux内核比较裸机程序，有较大的不同。这里简单介绍如何用AXD源代码级调试uClinux内核。 所提到的uClinux版本是uClinux-dist-20030522.tar.gz，并且已经使用了www.dailzh.net上提供的patch。并且我有义务告诉您，这一调试方法可行，但尚需要完善。 步骤一： .. [查看全文]

Cadence公司是一家eda软件公司。成立于1988年。其主要产品线从上层的系统级设计到逻辑综合到低层的布局布线，还包括封装、电路版pcb设计等等多个方向。下面主要介绍其产品线的范围。 1、板级电路设计系统 。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计 .. [查看全文]

1 引言 桌面Windows系统的时间显示功能已为大家所熟知，它是通过BIOS上的时钟模块实现的。用户通过点击桌面系统任务栏右下脚的时间，可以修改当前时间、时区以及实现与Internet时间同步等功能。 目前流行的手机、PDA、HMI(人机接口设备)等嵌入式系统中，都大量移植了微软的Windows CE操作系统。虽然WinCE系统也实现了时 .. [查看全文]

摘要：本文通过对源同步时序公式的推导，结合对SPECCTRAQuest时序仿真方法的分析，推导出了使用SPECCTRAQuest进行时序仿真时的计算公式，并对公式的使用进行了说明。 一、前言 通常我们在时序仿真中，首先通过时序计算公式得到数据信号与时钟信号的理论关系，在cadence仿真中，我们也获得了一系列的仿真结果，怎样把仿真 .. [查看全文]