摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]

第8章 参数测绘仪（Parametric Plotter）工具的使用 参数测绘仪工具不但可以进行多种复杂参数功能的扫描，还可以在Plot/Probe中通过表格与绘图形式更美观和有效的分析扫描结果。用户可以在创建和参数测绘仿真电路时，运用参数测绘仪来进行设计和相关参数模型的分析（任何结合部分）。也可以说参数测绘仪工具是标准PSPICE参 .. [查看全文]

步骤一 绘出电路图、设置分析参数、存档及执行仿真 1、半导体元件均有其对应的仿真模型，所以我们可以根据自己的需求更改其模型型参数，以产生一个与元件有不一 样输入输出特性的二极管。首先新开一个项目D1N4002_1,然后如图1绘制电路图（也可以由D1N4002绘图页内复制 过来）。 图1 测量二极管V-I特性曲线的电路 2、然后用鼠 .. [查看全文]

想要调用PSpice–AA进行电路优化设计，一般是先进行灵敏度（Sensitivity）分析：以便确定电路中对电路特性影响最大的关键元件参数进行优化。OrCAD9.2以前版本的灵敏度分析，由于有大量数据输出问题没有解决，故只局限于作直流灵敏度分析，置于直流工作点分析内。 直流灵敏度分析：虽然电路特性完全取决于电路中的元器 .. [查看全文]

大型工程软件如Ansys、Fluent、Unigraph、ProE等安装需要经过注册程序Flexlm才可以使用，而Flexlm中涉及到很多知识、技巧，也存在许多问题。本篇文章就是针对上述软件安装中的常见问题作一些探讨与解决。Flexlm 介绍—常见EDA软件的license管理一、什么是 Flexlm? Flexlm 是由Globetrotter 公司发明的软件加密方法Flexible .. [查看全文]

安装 Cygwin 做为发展环境 1. 将Cygwin 安装光盘置入CDROM中, 范例中我们将假设CDROM是放置在D槽。 2. 在D:/ 下激活setup.exe后出现如下画面，接着按”下一步”。 3. 出现如下画面后，可让我们选择Cygwin原始资料的来源，因为目前Cygwin的原始资料在CDROM中,所以选择“Install from Local Directory&r .. [查看全文]

1 引言 桌面Windows系统的时间显示功能已为大家所熟知，它是通过BIOS上的时钟模块实现的。用户通过点击桌面系统任务栏右下脚的时间，可以修改当前时间、时区以及实现与Internet时间同步等功能。 目前流行的手机、PDA、HMI(人机接口设备)等嵌入式系统中，都大量移植了微软的Windows CE操作系统。虽然WinCE系统也实现了时 .. [查看全文]

第9章 仿真的故障排除 在运行高级分析工具的过程中，由于操作失误、参数设置不合理等方面的原因，常常出现错误信息或者系统仿真不能运行等情况，用户往往得不到理想的分析结果，面对这些存在的难题，不能坐着发闷，要积极的解决问题。本章主要介绍运用故障排除分析工具解决存在问题的使用方法及高级分析中一般性故障的解决方 .. [查看全文]