for modelsim: 1 下载modelsim for linux的下载文件。应该总共有三个文件，分别是base，docs和linux.exe。都是gz压缩的。 2 解压缩linux.exe，解出来的是可以在终端中直接运行的文件，运行之，并安装。 3 分别解压base和docs在同一目录下。 4 把这时候的modeltech目录（也就是解压缩和安装后形成的目录）移动到你希望程序所存放 .. [查看全文]

一、主要环境参数是 ： modelsim SE 6.1b+Quartus II 5.1 SP2 HDL 是verilog。 器件是Stratix II EP2S90F1020 采用两种方法设计ROM，ROM的容量是1000×2×16bit。因为需要COS 和SIN 两种数据。 第一种采用Altera 的LPM 生成ROM，ROM 的内容也是利用Quartus 生成hex 文件，之所以不采用mif 文件的原因是因为在modelsim不 .. [查看全文]

（注：最近自己准备做后仿真，到坛子里看看了，发现一开始建库就是一个很大的问题。为了便以自己学习也为了给大家省点事，我花了十来个小时整理了一些资料，全部资料来自edacn.net/bbs的ModelSim的〈库〉，在下面的资料中不能一一列出作者，请各位网友多多包涵。下面的资料是大家的成果。by CHY 07.04.05） 1. modelsim怎 .. [查看全文]

近段时间比较忙，尝试着将工作中碰到的问题记录下来，也许它在某一天它会变成一笔财富了？不管怎么说，尝试记录工作的点滴都是一个不错的点子，呵呵。夸奖一下我自己！ 在用modelsim 6.0 se作仿真的时候碰到一个错误，在xilinx的数据库里面发现原因如下： Problem Description: Keywords: ModelSim, MXE, MTI, error, VSIM .. [查看全文]

最近用SystemC做验证做上瘾了，写一个小文吧。 如何在ModelSim下编译和仿真SystemC的设计？ 如何在ModelSim下用SystemC的做验证？ SystemC作为一种系统级设计与验证语言，非常适合做复杂IC的验证，而不是用于RTL描述。很多人问我如何将SystemC综合和编译为可以下载的CPLD/FPGA的比特文件或者综合为ASIC网表，我的 .. [查看全文]

怎样用modelsim做后仿（编译工具采用quatus） step1： 在qurtus改变编译选项： assignments－>EDA tool setting:选择verilog还是vhdl。 step2： 编译。你会在你的工程所在目录 看到一个simulation的目录，这里面有你生成的网表文件和标准延时文件。 step3： 在目录：\quartus\eda\sim_lib找到你选用器件对应的库文件，将库文件 .. [查看全文]