随着计算机技术的迅速发展，计算机辅助设计技术(CAD)已渗透到电子线路设计的各个领域，包括电路图生成、逻辑模拟、电路分析、优化设计、最坏情况分析、印刷板设计等。目前国际上比较流行两个仿真软件：Multisim (EWB的版本)和PSpice。通过对两个软件的认真学习和反复比较，发现二者存在很多差异，下面进行一一说明。 1 Mu .. [查看全文]

我的宿主机操作系统是RedHat9.0（建议安装的时候选择“完全安装”） 一个嵌入式Linux系统从软件的角度来看，分为四个层次： Boot Loader. 包括固化在固件(firmware)中的 boot 代码(可选)，和 Boot Loader 两大部分。 Linux kernel. 特定于嵌入式板子的定制内核以及内核的启动参数。 File system. 包括根文件系统和 .. [查看全文]

摘要：BOOST(升压型)电路的工作过程包括电路启动时的瞬态工作过程和电路稳定后的稳态工作过程。PSpice是一款功能强大的电路仿真软件，可对各种模拟和数字电路进行仿真，仿真结果十分接近电路的真实状态。本文应用PSpice对BOOST 电路的全部工作过程进行了仿真，对电路中储能元件的各种工作状态进行了分析，并从能量传递角 .. [查看全文]

摘要：嵌入式操作系统是嵌入式系统应用的核心软件。本文通过对两种典型的开源嵌入式操作系统的对比，分析和总结嵌入式操作系统应用中的若干问题，归纳嵌入式操作系统的选型依据。 引言 随着现代计算机技术的飞速发展和互联网技术的广泛应用，从PC时代过渡到了以个人数字助理、手持个人电脑和信息家电为代表的3C(计算机、通信 .. [查看全文]

1FPGA设计中的同步设计 在FPGA的内部资源里最重要的一部分就是其时钟资源（全局时钟网络），它一般是经过FPGA的特定全局时钟管脚进入FPGA内部，后经过全局时钟BUF适配到全局时钟网络的，这样的时钟网络可以保证相同的时钟沿到达芯片内部每一个触发器的延迟时间差异是可以忽略不计的。 在FPGA中上述的全局时钟网络被称为 .. [查看全文]

嵌入式编程的代码可以简单地分为两部分，一是与硬件无关的算法部分，对其编程与普通C编程没有区别；二是与硬件相关的寄存器/端口操作部分。不同的MCU实现方法各有不同。在AVR-GCC里则通过一系列的API来解决。当然，用户也可以定义自己的API。在此简单地介绍目前AVR-GCC里定义的API，以及AVR-GCC的工作过程。一．应用 .. [查看全文]

本来以为模拟PS2协议相当的麻烦，今天下了一本PS2协议手册看了半天，原来读键盘值相当简单嘛，比模拟SPI、I2C简单多了呵呵。 下面介绍一下具体过程 1.明确接线关系，只需接4根线，VCC要+5V，3.3我测试过不能用，时钟和数据线要用bidir双向口线，FPGA可以不用外接上拉电阻。另外，USB键盘也可以用，只要用一个转接头转成 .. [查看全文]

uC/OS-II 实时操作系统在 DSP上 移植的一般方法和技巧 引言实时操作系统的使用，能够简化嵌入式系统的应用开发，有效地确保稳定性和可靠性，便于维护和二次开发。 μC/OS-II 是一个基于抢占式的实时多任务内核，可固化、可剪裁、具有高稳定性和可靠性，除此以外，μC/OS-II 的鲜明特点就是源码公开，便于移植和维护。在μC/ .. [查看全文]

摘要：本文介绍了如何在嵌入在开发彩色LCD显示驱动的方法，并对Linux中的显示驱动程序结构和框架作一介绍。 长期以来，在常见的掌上电脑（PDA）等小型手持式设备上，由于硬件条件等的限制，我们看到的显示器件通常是单色LCD，用户界面也非常简单，几乎看不到 PC机上美观整齐的图形界面（GUI）支持。由于早期嵌入式处理器的 .. [查看全文]

S3C2410有5个16bit定时器。定时器0-3有脉宽调制功能（Pulse Width Modulation，PWM），定时器4是内部定时器，没有输出引脚。定时器0有Dead-zone发生器，可以保证一对反向信号不会同时改变状态，常用于大电流设备中。 定时器0-1共用一个8bit prescaler，定时器2-4共用另外一个。每个定时器有一个时钟分频器，可以选择5种 .. [查看全文]

1. 请推荐一些好的Linux内核参考书？ a.《Linux Device Drivers, Second Edition》，有中文译本 b.《Understanding the Linux Kernel, 2nd Edition》 c.《Linux内核源代码情景分析》，分上下两册 d.《边干边学－Linux内核指导》 2. 内核源代码问题 2.1 如何得到某一版本的Linux内核源代码? a. http://www.kernel.org/或ftp: .. [查看全文]

前段时间做的CPLD与51单片机总线接口`timescale 1ns/1ns module IO_KZ(Data,P27,WR,RD,ALE,CLR,OUTKEY,OUT30,CS,CS1,LEDCS,OC); inout [7:0]Data; input WR; input P27; input RD; input ALE; input CLR; input OC; input [4:0]OUTKEY; output [59:0]OUT30; output [1:0]CS; output CS1; output [14:0]LEDCS .. [查看全文]