51系列单片机无PWM输出功能，可以采用定时器配合软件的方法输出。对精度要求不高的场合，非常实用。电路图见图一，采用了高速光隔（6N137）输出，并将PWM的信号倒相。一、原理图 图一二、固定脉宽PWM输出用T0定时器完成PWM输出，脉宽固定：65536微妙。T0定时器设置成：16位定时器PWM： 程序清单：(12MHz) .. [查看全文]

摘 要： 目前GPS（全球定位系统）定位应用市场日趋成熟，正在进入应用的高速发展时期。本文以一款EverMore公司的GM-X205GPS接受模块为例，介绍了其数据格式，以及应用PIC16F874单片机RS232串口进行数据接收的程序。 1、 GPS应用简介 近年来GPS系统，已经在大地测绘、海上渔用、车辆定位监控、建筑、农业等各个领域得到 .. [查看全文]

下面的内容主要是关于framebuffer 的一些知识， 主要是根据我们实际开发过程中的一些体会，其中难免错漏之处， 欢迎指正。 什么是framebuffer 设备 framebuffer 是一种能够提取图形的硬件设备，是用户进入图形界面很好的接口。有了framebuffer，用户的应用程序不需要对底层的驱动的深入了解就能够做出很好的图形。对于用户 .. [查看全文]

随着社会生产力的蓬勃发展和人民生活水平的日益提高,餐饮业的发展和竞争也日趋白热化,其范围已经从原先的经营规模、商品价格等硬件因素渐渐扩大到经营策略、服务质量、管理效率等软件因素上来. 无线点菜系统作为整个餐饮管理系统的重要组成部分,对企业的管理水平和服务质量起着决定性的作用.目前无线点菜已经成为衡量餐饮业档 .. [查看全文]

摘 要：介绍了Σ-Δ型ADC和DAC的特点及构成，并详细论述了Σ-Δ型立体声ADA电路TLC320AD75C的模拟与数字音频数据接口技术、DAC的串行控制接口技术及该类器件的使用注意事项。 １ Σ-Δ型ADC及DAC 现今使用的绝大部分A/D转换器，例如并行比较型、逐次比较型、积分型等都属于线性脉冲 .. [查看全文]

利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。 FPGA设计的第一步是决定需要 .. [查看全文]

昨天在论坛上看到有人帖出了他写的并串转换VHDL代码，但是他自己说有问题，但是不知道怎么改。我大概看了一下，发现思路还是比较乱的。于是就写下了我自己的并串转换代码。这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的，尤其在通信线路方面的复用和分解方面，原理上就是一 .. [查看全文]

Nucleus Plus是美国源代码操作系统商ATI公司(现为Mentor Graphics ESD) 推出的新一代嵌入式操作系统，属于抢先式实时多任务操作系统内核， 95%的代码使用ANSI C编写，非常便于移植于各种处理器家族。从实现的角度讲，不同于传统嵌入式开发，Nucleus Plus是以函数库的形式链接到目标应用程序中，形成可执行目标代码，下载到 .. [查看全文]

Verilog-HDL与CPLD/FPGA设计应用讲座 第 6讲 用Verilog-HDL做CPLD设计 目标板的设计和下载软件的使用 6.1 目标板的制作 6.2 一个最简单的设计 6.3 一个最简单设计的实现--下载实例 6.1 目标板的制作 学习了Verilog-HDL的基本概念，并用其仿真环境Modelsim XE对基本逻辑电路进行仿真后，如果希望在硬件上实现所设计的电路功能 .. [查看全文]

摘要 :在 EL 显示模块中,采用 CPLD 芯片可以实现数字电路的集成。这种方法有利于缩小模块体积,加快开发速度,提高模块电路的稳定性。在相关的接口电路中,采用 FPGA替代液晶显示器专用控制芯片,实现 EL 模块所需的接口时序及数据格式。这种方法具有较强的实用性及可升级性。 关键词 :复杂可编程逻辑器件(CPLD) ; 现场可编程逻辑 .. [查看全文]

长篇连载--arm linux演艺---第七回 -------------------------------------------------------------------------------- 上回书讲到已经设置好了内核的页表，然后要跳转到__arm920_setup，这个函数在arch/arm/mm/proc-arm929.s __arm920_setup: mov r0, #0 mcr p15, 0, r0, c7, c7 @ invalidate I,D caches o .. [查看全文]

1　概述 目前, 可编程逻辑器件(PLD) 的密度、速度和I/O 接口已经可以满足大多数的数字ASIC 的设计要求, 因而得到了越来越广泛的使用. 同时, 所涉及的门数已经从几百门增加到几十万门, 使得原先设计所使用的逻辑图输入、真值表和卡诺图的设计方法已经远远不能满足数字系统的复杂性要求. 采用硬件描述语言(Hardware Descriptio .. [查看全文]