正交频分复用(OFDM)是一种多载波调制技术，可以有效地对抗频率选择性衰落和窄带干扰，并且有较高的频谱利用率。OFDM技术已经成功地应用于非对称数字用户环路(ADSL)、数字音频广播(DAB)、高清晰度电视(HDTV)、电力线载波通信(PLC)、无线局域网(WLAN)等系统中。典型的OFDM基带收发机如图1所示，其中的多载波调制/ .. [查看全文]

Altera公司的Nios是基于RISC技术的通用嵌入式处理器芯片软核,它特别为可编程逻辑进行了优化设计,也为可编程单芯片系统(SOPC)设计了一套综合解决方案。Nios采用改进的哈佛存储器结构,CPU带有分离的数据和程序存储器总线控制,并具备高速缓存、中断处理功能。与其他传统的CPU相比,Nios指令系统可通过自定义指令和标准CPU选 .. [查看全文]

S3C2410的初始化代码主要涉及到对系统主要模块的配置、运行环境的建立、系统时钟、MMU等模块的配置，下面按执行顺序依次都各个部分进行分析： l程序入口：（ResetHandler） 在程序一开始，首先进行的一些操作主要保证初始化程序能够顺利的运行，因此主要包括关闭WDT、中断，配置锁相环等。 l配置memory接口 memory接口是 .. [查看全文]

在S3C2410 MMU(存储器管理单元) 讲解中我向大家介绍MMU的工作原理和对s3c2410 MMU部分操作进行了讲解。我们知道MMU存在的原因是为了支持虚拟存储技术，但不知道你发现了没有，虚拟存储技术的使用会降低整个系统的效率，因为与传统的存储技术相比，虚拟存储技术对内存的访问操作多了一步，就是对地址进行查表（查找映 .. [查看全文]

介绍 三星的 S3C44B0X 16/32位 RISC处理器被设计来为手持设备等提供一个低成本高性能的方案。 S3C44B0X 提供以下配置： l2.5V ARM7TDMI内核带有 8KB cache（高达 75MHZ 的 SAMBA总线结构） ; 可选的 internal SRAM; l外部储存控制器（FP/EDO/SDRAM 控制、片选逻辑）; lLCD Controller(最大支持 256 色 STN)，带专 .. [查看全文]

摘要 本文主要介绍了几种减裁Linux核心的方法，可以用于嵌入式系统、嵌入式服务器的核心配置。 -------------------------------------------------------------------------------- By iamafan 1.对于一般PC的普通内核配置 ?牐牰杂谝话愕挠没Ф?言，对于Linux内核的效率和大小的要求都不高。因此一般不对内核重新配置 .. [查看全文]

随着单片机应用领域的逐渐扩展和显示、通信技术的不断进步， 单片机开发所要求的人机界面越来越丰富， 以单片机为核心应用的产品已由纯实用向功能化、可视化、网络化发展。HMI (人机界面) 技术及产品在近两年成为发展最快的领域。为了实现以更多的人机交互信息、更清晰的仪表硬件描述为特征的HMI 功能，相应地， 单片机编程中 .. [查看全文]

慢慢的大家的 uClinux 都可以跑起来了，也能够自己编译一个内核出来了。但是，如果自己要写驱动、或者修改内核的一些代码、或者像 nickmit 一样要自己写一个内核的移植，那么调试就是不可或缺的了。在这里我摸索了一个使用我们廉价的 Wiggler + GDB + OCDLibremote 来调试内核的方法。 关于 Wiggler 和 GDB 在这里我就不介绍了 .. [查看全文]

1 引言 I2C (Inter-Integrated Circuit1总线是一种由Philips公司开发的2线式串行总线，用于连接微控制器及其外围设备。它是同步通信的一种特殊形式，具有接口线少、控制方式简单、器件封装形式小、通信速率较高等优点。在主从通信中，可有多个I2C总线器件同时接到I2C总线上，通过地址来识别通信对象。笔者在开发基于MPC8250 .. [查看全文]

0 引言 随着嵌入式系统的广泛应用，新的嵌入式操作系统也在不断地出现，各种设备驱动程序的开发要求也就越来越多。本文阐述了在VxWorks 嵌入式系统下，使用东芝TX3927嵌入式处理器（基于MIPS R3000 技术的一种RISC 控制器）在开发数字机顶盒的项目中，针对PCI总线驱动程序的设计并实现了对PCI总线上的所有设备进行存储器 .. [查看全文]

引 言 使用IEEEl394接口总线实现高速信号传输，虽然能够满足较高的数据传输率(196.608 Mb/s)，但是这种方案存在一定的缺陷，如设计复杂、成本高、通用化水平低、不能直接与PC机进行数据通信等。当采用RS-232(最高达到20 Kb/s)或RS-485(O.11～14.4 kb/s)串行总线时，虽然连接方便，成本低廉，可是带宽有限，传输速度过 .. [查看全文]

摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。 0引言 全数字锁相环(DPLL) 由于避免了模拟锁相环存在的温度漂移和易受电压变化影响等缺点。从而具备可靠性高、工作稳定、调节方便等优点。在调制解调、频率合 .. [查看全文]