摘要：结合实际方案对目前国内研究热点的SoC设计进行一些讨论，主要对系统集成、算法与系统芯片结构、可测试性设计等方面进行一些相关探讨。采用基于Altera的SOPC系统级芯片XA10，实现图形引擎功能；利用SoC平台化设计，以达到快速进入SoC设计领域的目的；希望从用户角度入手，逐步深入SoC的IP集成特性和AMBA技术以及 .. [查看全文]

1. SystemC Setup 从www.systemc.org下载最新的SystemC library，这里我们统一使用已经stable的2.1.v1版。在library下载到本地以后，需要进行一次性的安装流程。这个安装流程是利用用户所使用的编译环境编译用户所需的基本SystemC library的过程。 对于Linux和Windows的安装流程是不一样的，下面分别详述。 1.1. For .. [查看全文]

SystemC 2.1目前能在Visual Studio .NET 2003的环境下开发，移植到Visual Studio 2005之后会出现一些小问题。经研究，我们需要改动一些参数。 步骤一：编译SystemC库 1.下载SystemC library source code 到http://www.systemc.org注册会员账号后，即可下载SystemC library soure code 2.以下SystemC 2.1 v1为例，下 .. [查看全文]

MAX+PLUSⅡ符号库提供了很多基本图元（Primitive, 又称原语）供图形设计文件调用, 这些图元大体上可分为缓冲器、 寄存器、 输入输出端口、 逻辑门图元等几类。其中寄存器和组合逻辑门的使用比较简单, 这里对另几类特殊图元的使用作一简单介绍。 1) 缓冲器类图元 在.gdf文件中所提供的缓冲器图元包括CARRY（进位缓冲器）、 C .. [查看全文]

摘要：利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计性能价格比高的片上系统，是目前国际上广泛使用的方法。与传统的设计方法不同，在设计开始阶段并不一定需要具体的单片微控制器（MCU）和开发系统(仿真器)以及带有外围电路的线路板来进行调试，所需要的只是由集成电路制造厂家提供的用HDL描述的MCU核和 .. [查看全文]

---------------------BEGIN--------------------- 俗话说“授之鱼不如授之以渔”，看到这边有人要资料有人送资料的，其实论坛不更应该是一个交流的空间么？那就让找资料更有效率一点，让大家花更多时间来交流吧。 言归正传，写这篇文章主要想介绍Xilinx各种资料的找法、分类方法和什么问题该看哪些资料。限于经 .. [查看全文]

首先说明资源使用： 1.硬件： 基于HY57V561620CT－H的128M PC133内存条； ALTERA公司的EP1C6Q240C8芯片； 2.软件： lattice标准SDRAM模块； QUARTUS4.0； 下面说明我的艰辛的调试之路，呵呵。 我是从4月份开始学习verilog语言，然后从网上广泛搜集SDRAM模块，下载的有altera公司，有lattice的。经过对比，我选择了 .. [查看全文]

分类 产品名 制造商 VHDL/Verilog-HDL Simulator（仿真工具） Active-HDL 美国Aldec公司 VHDL/Verilog-HDL Simulator（仿真工具），图形输入工具 ModelSim/Renoir 美国Mentor Graphics公司 VHDLSimulator（仿真工具） MyVHDL Station 美国MyCAD公司 Cycle Base・Simulator（仿真工具）（Verilog-HDL ） TauSim 美国 .. [查看全文]

一、引言 当被测信号通过计数器的整形电路时，被测信号上叠加的噪声可能使比较器的输出信号翻转，形成寄生输出脉冲，从而造成计数误差。噪声信号引起的寄生输出脉冲平均周期为 Tn = Vn(RMS) /R（1） 式中Vn(RMS) 为叠加在被测信号上的RMS噪声电压，R为被测信号的摆率。当被测信号为正弦波时，比较器采用过零触发，则有 Tn = .. [查看全文]