PSpice作为功能强大的EDA电子仿真软件，不仅能对电路进行基本性能的分析和验证，还可以进行优化分析和综合统计分析，实现从电路的设计、性能分析、参数优化到电路板制作的全过程，因此它在电路的设计中得到广泛地应用.本文针对电子产品在实际生产过程中由于元器件参数值的随机分布性而造成产品合格率下降的问题，在分析PS .. [查看全文]

---------------------BEGIN--------------------- 俗话说“授之鱼不如授之以渔”，看到这边有人要资料有人送资料的，其实论坛不更应该是一个交流的空间么？那就让找资料更有效率一点，让大家花更多时间来交流吧。 言归正传，写这篇文章主要想介绍Xilinx各种资料的找法、分类方法和什么问题该看哪些资料。限于经 .. [查看全文]

首先说明资源使用： 1.硬件： 基于HY57V561620CT－H的128M PC133内存条； ALTERA公司的EP1C6Q240C8芯片； 2.软件： lattice标准SDRAM模块； QUARTUS4.0； 下面说明我的艰辛的调试之路，呵呵。 我是从4月份开始学习verilog语言，然后从网上广泛搜集SDRAM模块，下载的有altera公司，有lattice的。经过对比，我选择了 .. [查看全文]

分类 产品名 制造商 VHDL/Verilog-HDL Simulator（仿真工具） Active-HDL 美国Aldec公司 VHDL/Verilog-HDL Simulator（仿真工具），图形输入工具 ModelSim/Renoir 美国Mentor Graphics公司 VHDLSimulator（仿真工具） MyVHDL Station 美国MyCAD公司 Cycle Base・Simulator（仿真工具）（Verilog-HDL ） TauSim 美国 .. [查看全文]

摘要：利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计性能价格比高的片上系统，是目前国际上广泛使用的方法。与传统的设计方法不同，在设计开始阶段并不一定需要具体的单片微控制器（MCU）和开发系统(仿真器)以及带有外围电路的线路板来进行调试，所需要的只是由集成电路制造厂家提供的用HDL描述的MCU核和 .. [查看全文]

一、引言 当被测信号通过计数器的整形电路时，被测信号上叠加的噪声可能使比较器的输出信号翻转，形成寄生输出脉冲，从而造成计数误差。噪声信号引起的寄生输出脉冲平均周期为 Tn = Vn(RMS) /R（1） 式中Vn(RMS) 为叠加在被测信号上的RMS噪声电压，R为被测信号的摆率。当被测信号为正弦波时，比较器采用过零触发，则有 Tn = .. [查看全文]

一、总线： 我们知道，一个电路总是由元器件通过电线连接而成的，在模拟电路中 ，连连线并不成为一个问题，因为各器件间一般是串行关系，各器件之间的连线并不很 多，但计算机电路却不一样，它是以微处理器为核心，各器件都要与微处理器相连，各器件之间的工作必须相互协调，所以就需要的连线就很多了，如果仍如同模拟电路一样 .. [查看全文]

一、编译过程解压qtopia-free-2.2.0.tar.gz,并将解压后的文件夹改名为qtopia-host.编译方法以及参数设置可以查看顶层目录下的configure脚本文件的内容以及帮助信息.#./configure -qte no-keypad -qpe pda#make#make installqtopia2.2.0 版本自带了一些编译的环境变量的配置脚本,可以自动帮我们配置并编译qt-x11-2.x,q .. [查看全文]

一般来说Altera公司Cyclone或者CycloneII系列FPGA相应的配置器件会选择EPCS系列串行FLASH。一般使用AS模式下载EPCS系列器件。但有时候可能遇到AS模式不能成功下载的案例，原理图以及PCB板都是按照推荐电路设计，这时候我们可以通过Flash Loader检验EPCS器件是否良好。即通过JTAG方式下载EPCS系列器件。如果这种方 .. [查看全文]