摘要： 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词： SOC，协同验证（co-verification） 在ASIC 和 SOC 设计中，验证是极为重要的一环，Cadence公司的NC-Verilog仿真器（以及较早产品 Verilog-XL）是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]

想要调用PSpice–AA进行电路优化设计，一般是先进行灵敏度（Sensitivity）分析：以便确定电路中对电路特性影响最大的关键元件参数进行优化。OrCAD9.2以前版本的灵敏度分析，由于有大量数据输出问题没有解决，故只局限于作直流灵敏度分析，置于直流工作点分析内。 直流灵敏度分析：虽然电路特性完全取决于电路中的元器 .. [查看全文]

1 引言 桌面Windows系统的时间显示功能已为大家所熟知，它是通过BIOS上的时钟模块实现的。用户通过点击桌面系统任务栏右下脚的时间，可以修改当前时间、时区以及实现与Internet时间同步等功能。 目前流行的手机、PDA、HMI(人机接口设备)等嵌入式系统中，都大量移植了微软的Windows CE操作系统。虽然WinCE系统也实现了时 .. [查看全文]

第9章 仿真的故障排除 在运行高级分析工具的过程中，由于操作失误、参数设置不合理等方面的原因，常常出现错误信息或者系统仿真不能运行等情况，用户往往得不到理想的分析结果，面对这些存在的难题，不能坐着发闷，要积极的解决问题。本章主要介绍运用故障排除分析工具解决存在问题的使用方法及高级分析中一般性故障的解决方 .. [查看全文]

大型工程软件如Ansys、Fluent、Unigraph、ProE等安装需要经过注册程序Flexlm才可以使用，而Flexlm中涉及到很多知识、技巧，也存在许多问题。本篇文章就是针对上述软件安装中的常见问题作一些探讨与解决。Flexlm 介绍—常见EDA软件的license管理一、什么是 Flexlm? Flexlm 是由Globetrotter 公司发明的软件加密方法Flexible .. [查看全文]

随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence 的设计平台和工具。但是，由于没有Protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到 Cadence平台上来一直是处于平台转化期的设计者所面临的难题。 在长期实际的基础上，结合现有 .. [查看全文]

第7章 电应力（Smoke）工具的使用 电子电路在工作过程中，常因某（些）个元器件承受的热电应力超出其安全工作条件，降低其可靠性，严重地导致冒烟烧毁。因此，“冒烟报警”提高电路工作的可靠性，对一些安全性要求较高的电路（网络）采用降额设计已纳入电子工程师视野。本章结合电路实例简介可靠性、降额设计的基 .. [查看全文]

最近在调优龙ST2410的板子，总体来说，优龙的板子做的不错，技术支持也还可以～ 不过呢，优龙提供的WinCE BSP也只是在三星的公版BSP上少量修改而成的，虽然三星S3C2410能够提供3个UART支持，也就是说每个UART控制器都可以工作在Interrupt（中断）模式或DMA（直接内存访问）模式，但是三星提供的公版BSP上只添加了 .. [查看全文]