批量替换ORCAD原理图中的器件封装
2012-07-26 周曙光 36
方法一 : 第一步:打开ORCAD 的设计工程文件,选中设计文件*.DSN,接着选择菜单Edit->Find…,弹出查找对话框; 第二步:在Find What 处添上你需要替换的封装名称,例如现在修改:SM/R_0603,在Scope 选择框中选择:Parts,然后点击OK; 第三步:弹出下面对话框,按照默认选项,点击OK; 第四步:在弹出的窗口中, .. [查看全文]
在ORCAD中整体修改网络名称
2012-07-26 204
在ORCAD中整体修改网络名称 1, 使用整体属性编辑(查找与替换)功能: 如下图示:EDIT>GLOBAL REPLACE… 2,查找网络进行修改:(例如将12V修改为VCC12V) 如图示: 修改后 原12V已经修改为VCC12V WSLENG@163.COM [查看全文]
在ORCAD的原理图中提取元件到库中
2012-06-27 QQ:3005626 53
大家都知道在POWERPCB 中,要提取一个封装到元件库中是一件很方便的事,只要右击SAVE TO LIBRARY 就可以了! 但是有时候我们也需要将ORCAD 中的元件放到库中,应该怎么做呢! 首先建立一个自己的库, 这个很简单这里就不详细介绍了! 如果我们要将下图中的某个元件放到上面的库里。 我们图中选取这个元件放到库中: 我们右 .. [查看全文]
OrCAD Power PIN 的注意事項
2012-06-19 112
在 OrCAD Capture 建part时,其pin 的特性会影响后续在线路图的接线及转出的连线关系。 Part 的接点基本上可分 一般讯号PIN 与 电源讯号PIN 。 在使用时请特别注意其特性及差异。 一般讯号 PIN 指 Type 为 POWER 以外的一般讯号.需要接上 wire或port等才会有连线关系,或可用Place/No Connect宣告不接。 在同一颗 Part 中其 Pin na .. [查看全文]
ORCAD出网络表
2012-06-19 29
出有VALUE值的PADS2K网表: 1、原理图要符合的条件: A,在元件的VALUE的值与单位之间不能有空格和中横线,但可以用下横线. 2、 导出网络表: 注:1,{PCB footprint}与{Value}之间一定是 “,” ,不然在导入PADS中不能识别封装. 不能识别的网表: 正确的网表: [查看全文]
OrCAD问题集锦
2012-06-18 24
ORCAD 如何吃P-CAD2000 的檔案 詳細說明 請問如果要從P-CAD 轉到ORCAD 的格式有辦法嗎 在OrCAD 的Import 指令中有PDIF 的規格您可以由P-CAD 轉出PDIF 的格式再由OrCAD 讀入 在P-CAD 中有一些元件是OrCAD 中無法支援所以在Import PDIF 檔案時可能會因為元件無法支援而生錯誤造成檔案無法讀入所以在讀取PDIF 檔案時必須 .. [查看全文]
从实例中学习OrCAD-PSpice 10.3-AA(第9章 仿真的故障排...
2012-06-02 82
第9章 仿真的故障排除 在运行高级分析工具的过程中,由于操作失误、参数设置不合理等方面的原因,常常出现错误信息或者系统仿真不能运行等情况,用户往往得不到理想的分析结果,面对这些存在的难题,不能坐着发闷,要积极的解决问题。本章主要介绍运用故障排除分析工具解决存在问题的使用方法及高级分析中一般性故障的解决方 .. [查看全文]
Protel原理图/PCB到Cadence的数据转换
2012-06-02 23
随着PCB设计的复杂程度和高速PCB设计需求的不断增加,越来越多的PCB设计者、设计团队选择Cadence 的设计平台和工具。但是,由于没有Protel数据到Cadence数据直接转换工具,长期以来如何将现有的基于Protel平台的设计数据转化到 Cadence平台上来一直是处于平台转化期的设计者所面临的难题。 在长期实际的基础上,结合现有 .. [查看全文]
从实例中学习OrCAD-PSpice 10.3-AA(第二章 OrCAD 10.3...
2012-06-02 31
OrCAD10.3是OrCAD a Cadence product family 公司于2004年11月推出的电子设计自动化(EDA)软件系统。其中包括三个主要部分: 锁定元件信息系统的原理图输入器(Capture CIS); 模拟和混合信号仿真(PSpice A/D)和其高级分析(PSpice –AA); 印刷电路板设计(Layout Plus)形成Gerber文件可与Protel等PCB软 .. [查看全文]
Cadence的 EDA验证工具在 SOC设计中的应用
2012-06-02 叶 辉 17
摘要: 本文介绍了Cadence公司的NC-Verilog/Verilog-XL Simulator以及Signalscan在SOC设计中的应用。 关键词: SOC,协同验证(co-verification) 在ASIC 和 SOC 设计中,验证是极为重要的一环,Cadence公司的NC-Verilog仿真器(以及较早产品 Verilog-XL)是用来仿真用 Verilog 语言写的数字逻辑电路。该仿真器在 ASIC和SO .. [查看全文]
从实例中学习OrCAD-PSpice 10.3-AA(第4章灵敏度分析工具)
2012-06-02 30
想要调用PSpice–AA进行电路优化设计,一般是先进行灵敏度(Sensitivity)分析:以便确定电路中对电路特性影响最大的关键元件参数进行优化。OrCAD9.2以前版本的灵敏度分析,由于有大量数据输出问题没有解决,故只局限于作直流灵敏度分析,置于直流工作点分析内。 直流灵敏度分析:虽然电路特性完全取决于电路中的元器 .. [查看全文]
Cadence产品的介绍
2012-06-02 23
Cadence公司是一家eda软件公司。成立于1988年。其主要产品线从上层的系统级设计到逻辑综合到低层的布局布线,还包括封装、电路版pcb设计等等多个方向。下面主要介绍其产品线的范围。 1、板级电路设计系统 。 包括原理图输入、生成、模拟数字/混合电路仿真,fpga设计,pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计 .. [查看全文]

本站简介 | 意见建议 | 免责声明 | 版权声明 | 联系我们
CopyRight@2024-2039 嵌入式资源网
蜀ICP备2021025729号